差分信号是现代高速数字通信的基础。PCIe、USB4、Thunderbolt、HDMI、以太网和LVDS都使用差分对来实现高数据速率和出色的抗噪声能力。设计满足阻抗、偏移和损耗规范的差分对需要理解耦合传输线的物理原理，并将其转化为实用的布局规则。
差分对基础为什么选择差分信号？共模噪声抑制： 外部噪声等量耦合到两条走线，被差分接收器抑制更低EMI辐射： P和N走线中的反向电流产生部分抵消的电磁场降低回流电流依赖： 差分对对地平面不连续的敏感性低于单端信号倍增电压摆幅： 有效信号摆幅是单端幅度的2倍，改善信噪比各接口阻抗目标接口Z_diff目标 (Ω)公差数据速率PCIe Gen 4/5/685±10-15%16-64 GT/sUSB 3.2 / USB485–90±10%10-40 GbpsHDMI 2.1100±10%48 Gbps10G/25G/100G以太网100±10%10-25 GbpsDDR5 (DQ)40–50单端±10%4.8-8.4 GT/sLVDS100±10%0.655 Gbps阻抗计算差分阻抗使用2D场求解器计算，考虑完整的截面几何。
关键变量走线宽度(w)、走线间距(s)、介质高度(h)、介电常数(Dk)、铜厚度(t)、蚀刻因子量产设计必须使用2D场求解器（Polar Si9000、Cadence Sigrity、Ansys Q2D）。近似公式无法考虑蚀刻因子、阻焊和不对称介质。
耦合系数kc = (Z_even - Z_odd) / (Z_even + Z_odd)
kc范围耦合程度典型s/h比0.00–0.05松耦合s/h > 3.00.05–0.15中等耦合s/h = 1.0–3.00.15–0.30紧耦合s/h = 0.5–1.0更多关于阻抗控制，请参阅[受控阻抗PCB指南]/blog/controlled-impedance-pcb/)。
对内间距设计P和N走线之间的间隙必须在整个布线路径中保持一致以维持差分阻抗。
对间间距（相邻差分对之间）间距（×介质高度H）对间串扰3H~2–5% NEXT4H~1–2% NEXT5H<1% NEXT实用建议： 大多数高速接口保持相邻差分对之间≥4×介质高度。
等长对内等长（P vs. N偏移）差分对的P和N走线必须等长以最小化它们之间的时序偏移。偏移在接收器处转换为共模噪声。
数据速率最大对内偏移（时间）最大偏移（FR-4中长度）5 Gbps NRZ10 ps1.5 mm10 Gbps NRZ5 ps0.75 mm25 Gbps NRZ3 ps0.45 mm56 Gbps PAM41.5 ps0.23 mm112 Gbps PAM41.0 ps0.15 mm偏移来源： 弯折（外侧走线更长）、过孔过渡、元器件引脚不对称
等长蛇形补偿蛇形设计规则：
振幅（高度）：≥2×走线宽度避免自耦合蛇形段间隙：≥4×走线宽度放置位置：偏移源之后立即放置，不要累积到末端使用圆弧弯而非锐角对间等长（通道间）接口对间匹配PCIe Gen 4/5±12.7 mmUSB 3.2 TX到RX±2.0 mmDDR5（字节通道）±1.0 mm布线最佳实践BGA出线引脚分配优化： 利用硅厂商参考设计优化P/N引脚交换盘中孔： 铜填充盘中孔消除dog-bone扇出，节省空间。参阅[盘中孔指南]/blog/via-in-pad-design/)层过渡： P和N走线同时通过相同过孔结构过渡，信号过孔对之间和两侧放置地回流过孔元器件间布线保持一致间距（使用EDA差分对路由器）最小化层过渡（每个过孔对在10+ GHz增加0.3-1.0 dB损耗）永远不要在P和N走线之间布线无关信号使用45°弯角或弧形弯AC耦合电容对称放置P和N的电容使用最小封装（25+ Gbps使用0201）电容焊盘附近提供地过孔共模管理共模能量来源包括对内偏移、不对称耦合、参考平面不连续和连接器过渡。
共模抑制技术保持对称性：等走线宽度、等到地平面距离、等焊盘尺寸共模扼流圈：用于板外接口（USB、HDMI）地平面连续性对称过孔结构差分对的叠层优化首选布线层**带状线（内层）**强烈推荐用于差分对：两个参考平面提供更好屏蔽、零远端串扰、更好阻抗控制、更低EMI辐射。
**微带线（外层）**仅在元器件出线需要时使用，尽快过渡到带状线。
PCIe Gen 5叠层示例L1 (元器件/微带线) — BGA出线
L2 (地) — 连续参考
L3 (差分对，带状线) — 主高速布线
L4 (地) — 连续参考
...
L12 (元器件/微带线) — BGA出线结论差分对设计既是艺术也是科学。耦合传输线的物理决定了基本规则——阻抗由几何决定，偏移由对称性决定，损耗由材料和频率决定。
在Atlas PCB，我们制造阻抗受控的差分对PCB，公差±7%，具备背钻能力。请求报价。
相关主题，请参阅[差分对布线]/blog/differential-pair-routing-pcb/)、[信号完整性]/blog/signal-integrity-pcb-design-guide/)、[受控阻抗PCB]/blog/controlled-impedance-pcb/)和[高速PCB设计]/blog/high-speed-pcb-design/)指南。